



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

PROYECTO PARCIAL 1

Unidad Combinacional de 2 bits con MUX, Decoder y Display de 7 Segmentos

Entregable 3: Diagrama y Esquemático Final

ALUMNO

Gonzáles Lomelí Mauricio Daniel
Pérez Takayanagui Louis Emilio
Salais Serrano Gabriel

MATERIA

Diseño Digital Moderno

14 de octubre de 2026

1. Diagrama de Bloques Arquitectónico

El circuito implementado materializa una arquitectura segmentada en cuatro etapas principales: acondicionamiento de entradas con polarización fija, procesamiento aritmético-lógico en paralelo, selección y enrutamiento mediante multiplexores, y etapa de decodificación y visualización dual (LEDs y display de 7 segmentos con control de habilitación).




Figura 1: Diagrama de bloques general del sistema físico construido.

2. Descripción de los Módulos de Hardware

2.1. Módulo 1: Acondicionamiento de Entradas (DIP Switches)

Para garantizar compatibilidad con los niveles lógicos TTL ($V_{IL} \leq 0.8\,\text{V}$, $V_{IH} \geq 2.0\,\text{V}$) y evitar transitorios por terminales flotantes, se configuró una red *pull-down* utilizando resistores de $10\,\text{k}\Omega$ a tierra en cada terminal de switch. Al cerrar el switch, el nodo adquiere $V_{CC} = 5\,\text{V}$ (nivel '1'); al abrirlo, el resistor drena la corriente parásita llevando el potencial a $0\,\text{V}$ (nivel '0').

2.2. Módulo 2: Bloques Lógicos Operacionales

- **Sumador (74LS283):** Procesa la suma aritmética generando la palabra de 3 bits (S_2, S_1, S_0).
- **XOR bit a bit (74LS86):** Dos compuertas generan $X_0 = A_0 \oplus B_0$ y $X_1 = A_1 \oplus B_1$. El bit superior se amarra a GND ($X_2 = 0$).
- **AND bit a bit (74LS08):** Dos compuertas generan $N_0 = A_0 \cdot B_0$ y $N_1 = A_1 \cdot B_1$, con $N_2 = 0$.
- **Máximo (Compuertas discretas):** Implementa $M_1 = A_1 + B_1$ mediante una compuerta OR (74LS32) y M_0 mediante la red simplificada de compuertas AND/OR/NOT.

2.3. Módulo 3: Etapa de Selección con Multiplexores (2x 74LS153)

Dado que el bus de resultado es de 3 bits, se emplean 3 de las 4 unidades multiplexoras disponibles en dos CIs 74LS153:

- **MUX 0 (Bit Y_0):** Selecciona entre S_0 (Canal 0), X_0 (Canal 1), N_0 (Canal 2) y M_0 (Canal 3).
- **MUX 1 (Bit Y_1):** Selecciona entre S_1 (Canal 0), X_1 (Canal 1), N_1 (Canal 2) y M_1 (Canal 3).
- **MUX 2 (Bit Y_2):** Conecta S_2 al Canal 0, y fija los Canales 1, 2 y 3 a GND.

2.4. Módulo 4: Decodificador BCD y Display de 7 Segmentos con ENABLE

Las salidas del MUX (Y_0, Y_1, Y_2) se inyectan a las entradas de datos (A, B, C) del CI **74LS47**, mientras que la entrada de mayor peso D se conecta permanentemente a GND (puesto que el valor máximo es 6 decimal, es decir, nunca se supera el código 9). La señal `ENABLE` gobierna de forma directa el pin 4 ($\overline{\text{BI}}/\overline{\text{RBO}}$), logrando el apagado físico inmediato del display cuando ENABLE = 0.

3. Tabla de Interconexión Punto a Punto (Netlist de Armado)

Subcircuito	Pin / Terminal Origen	Pin Destino	Observaciones
Entradas DIP 1	SW 1 (A_1)	74LS283 (P2), 74LS86 (P4), 74LS08 (P4)	Pull-down 10 kΩ
	SW 2 (A_0)	74LS283 (P5), 74LS86 (P1), 74LS08 (P1)	Pull-down 10 kΩ
	SW 3 (B_1)	74LS283 (P3), 74LS86 (P5), 74LS08 (P5)	Pull-down 10 kΩ
	SW 4 (B_0)	74LS283 (P6), 74LS86 (P2), 74LS08 (P2)	Pull-down 10 kΩ
Entradas DIP 2	SW 1 (S_1)	74LS153 (P2), 74LS139 (P3)	Selector bit 1
	SW 2 (S_0)	74LS153 (P14), 74LS139 (P2)	Selector bit 0
	SW 3 (`ENABLE`)	74LS47 Pin 4 ($\overline{\text{BI}}$), 74LS139 Pin 1 ($\overline{\text{G}}$)	Control de apagado
Salidas SUM	74LS283 Pin 4 (Σ_1)	74LS153 #1 Pin 6 (1C_0)	Bit 0 de suma a MUX 0
	74LS283 Pin 1 (Σ_2)	74LS153 #1 Pin 10 (2C_0)	Bit 1 de suma a MUX 1
	74LS283 Pin 13 (Σ_3)	74LS153 #2 Pin 6 (1C_0)	Bit 2 de suma a MUX 2
Salidas XOR	74LS86 Pin 3 (X_0)	74LS153 #1 Pin 5 (1C_1)	Bit 0 XOR a MUX 0
	74LS86 Pin 6 (X_1)	74LS153 #1 Pin 11 (2C_1)	Bit 1 XOR a MUX 1
Salidas AND	74LS08 Pin 3 (N_0)	74LS153 #1 Pin 4 (1C_2)	Bit 0 AND a MUX 0
	74LS08 Pin 6 (N_1)	74LS153 #1 Pin 12 (2C_2)	Bit 1 AND a MUX 1
Salidas MAX	Lógica Pin M_0	74LS153 #1 Pin 3 (1C_3)	Bit 0 MAX a MUX 0
	74LS32 Pin 3 (M_1)	74LS153 #1 Pin 13 (2C_3)	Bit 1 MAX a MUX 1
Salidas MUX	74LS153 #1 Pin 7 (1Y)	74LS47 Pin 7 (Entrada A BCD)	Señal Y_0
	74LS153 #1 Pin 9 (2Y)	74LS47 Pin 1 (Entrada B BCD)	Señal Y_1
	74LS153 #2 Pin 7 (1Y)	74LS47 Pin 2 (Entrada C BCD)	Señal Y_2
Display 7S	74LS47 Pins 9–15	Cátodos display $a \ldots g$ (vía 220 Ω)	Ánodos a V_{CC}
LEDs Estado	74LS139 Pins 4–7	Cátodos LEDs (vía 220 Ω)	Ánodos a V_{CC}

Cuadro 1: Netlist de interconexiones físicas en protoboard.

4. Consideraciones de Montaje Físico y Estabilidad

1. **Filtrado y Desacoplo:** Se instalaron capacitores de desacoplo cerámicos de 0.1 μF en paralelo entre V_{CC} y GND en las líneas de alimentación de cada circuito integrado para atenuar

inductancias parásitas de las pistas de la protoboard.

2. **Terminación de Entradas No Utilizadas:** Todas las entradas inactivas del sumador ($A_3, A_4, B_3, B_4, C_{in}$) y entradas no utilizadas de compuertas se conectaron rígidamente a GND.